530KB692M000DGR【PDF 7/12 页】CRYSTAL OSCILLATOR, CLOCK, 692 MHz, CMOS

收藏本站

您好，
买卖IC网欢迎您。
请登录
免费注册

买卖IC网

Sheet目录114560

3页 4页 5页 6页 [7页]8页 9页 10页 11页

Si530/531

Rev. 1.1

Table 4. CLK± Output Phase Jitter

Parameter

Symbol

Test Condition

Min

Typ

Max

Units

Phase Jitter (RMS)*

for FOUT > 500 MHz

12 kHz to 20 MHz (OC-48)

—

0.25

0.40

50 kHz to 80 MHz (OC-192)

—

0.26

0.37

Phase Jitter (RMS)*

for FOUT of 125 to 500 MHz

12 kHz to 20 MHz (OC-48)

—

0.36

0.50

50 kHz to 20 MHz (OC-192)

—

0.34

0.42

*Note: Differential Modes: LVPECL/LVDS/CML. Refer to AN256 for further information.

Table 5. CLK± Output Period Jitter

Parameter

Symbol

Test Condition

Min

Typ

Max

Units

Period Jitter*

JPER

RMS

—

Peak-to-Peak

—

*Note: Any output mode, including CMOS, LVPECL, LVDS, CML. N = 1000 cycles. Refer to AN279 for further information.

Table 6. CLK± Output Phase Noise (Typical)

Offset Frequency (f)

120.00 MHz

LVDS

156.25 MHz

LVPECL

622.08 MHz

LVPECL

Units

100 Hz

1kHz

10 kHz

100 kHz

1MHz

10 MHz

100 MHz

–112

–122

–132

–137

–144

–150

n/a

–105

–122

–128

–135

–144

–147

n/a

–97

–107

–116

–121

–134

–146

–148

dBc/Hz

发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

*型号	*数量	厂商	批号	封装

添加更多采购

采购需求

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

我的联系方式